MODULATION ET DEMODULATION F S K (Frequency Shift Keying)

 

Le but est de transmettre des données numériques sur une ligne de faible bande passante (par exemple une ligne téléphonique). Les niveaux logiques "0" et "1" seront codées par des fréquences de 1200 Hz et 2200 Hz.

 

 

I Réglage du modulateur F S K

 

            Le codeur est constitué d'un oscillateur commandé en tension (circuit V C O du 4046). Les résistances R_x1 et R_x2 sont réglables par les potentiomètres P₁ et P₂.

 

1)     Proposer une procédure de réglage pour obtenir les deux fréquences définies dans le préambule. Effectuer ce réglage.

2)     V_e(t) est un signal carré compris entre 0V et 5V et de fréquence 50 Hz. Relever les oscillogrammes de V_e(t) et de V₁(t).

3)     Relever, par la méthode de votre choix, le spectre en amplitude de V₁(t).

4)     Quelles sont les fréquences et les amplitudes des raies du spectre de V₁(t) ? Conclusion.

5)     Quelle est la bande de fréquence nécessaire à la transmission d'un tel signal ?

 

II Réglage du démodulateur F S K

 

            Le décodeur est une boucle à verrouillage de phase (4046). Le réglage de R_x1 et R_x2 est effectué par les potentiomètres P₅ et P₆.

 

1)     Proposer une procédure afin de régler la bande de capture à 1100 Hz – 2300 Hz. Justifier la valeur de la bande de capture choisie.

2)     Faire ce réglage et relever la courbe de V_3moy en fonction de la fréquence F₂ du signal V₂.

3)     Représenter les bandes de capture et de poursuite sur cette courbe et donner leurs valeurs.

4)     Déterminer l'équation entre V_3moy et F₂ ?

 

III Etude de l'ensemble modulateur démodulateur F S K

 

            Brancher en cascade le modulateur et le démodulateur.

            Le modulateur sera attaqué par un GBF fournissant un créneau basse fréquence.

 

Préciser quelle doit être son amplitude.

 

1)     Relever les oscillogrammes de V₃ et V_e pour une cadence d'entrée de 100 bauds.

2)     Le signal démodulé est-il correct ? Dans le cas d'une réponse négative, proposer une solution.

3)     On se propose de rétablir un signal logique correct grâce à un comparateur à hystérésis attaqué par la sortie V₃. D'après les oscillogrammes du III-1, déterminer les seuils de basculements que doit avoir ce comparateur.

 

IV Etude du comparateur à hystérésis

 

On utilise un comparateur constitué du circuit LM311.

 

1)     Quel est le rôle de la résistance R₇ ?

2)     Déterminer les expressions littérales des seuils bas et haut du comparateur à hystérésis ?

3)     Comment peut-on faire varier le centre du cycle à hystérésis ?

4)     Comment peut-on faire varier la largeur du cycle à hystérésis ?

5)     Visualiser le cycle à hystérésis du comparateur en explicitant le mode opératoire. Régler le comparateur afin de satisfaire les valeurs trouvées au III-3.

6)     Relever ce cycle après réglage.

 

V Etude de la chaîne complète

 

Brancher le comparateur à la sortie du démodulateur.

 

1)     Relever V_e(t) et V_s(t). Conclusion.

2)     Mesurer le débit maximum en bauds du signal d'entrée pour un fonctionnement correct.

3)     Relever V_e(t) et V_s(t) dans le cas d'un fonctionnement incorrect.